Blind And Buried Via PCB 공급업체로서 저는 이 고급 PCB 기술과 관련된 복잡성과 과제를 직접 목격했습니다. 설계 및 제조 과정에서 자주 발생하는 가장 중요한 문제 중 하나는 신호 감쇠입니다. 이 블로그 게시물에서는 Blind And Buried Via PCB의 다양한 신호 감쇠 문제를 조사하고 원인, 효과 및 잠재적인 해결책을 탐구하겠습니다.
PCB를 통해 블라인드 및 매립 이해
신호 감쇠에 대해 알아보기 전에 Blind And Buried Via PCB가 무엇인지 간략하게 살펴보겠습니다.눈이 멀고 PCB를 통해 매장됨블라인드 및 매립 비아를 사용하여 모든 레이어를 거치지 않고 보드의 여러 레이어를 연결하는 인쇄 회로 기판 유형입니다. 블라인드 비아는 외부 레이어를 하나 이상의 내부 레이어에 연결하는 반면, 매립 비아는 외부 레이어에 도달하지 않고 두 개 이상의 내부 레이어를 연결합니다. 이 기술을 사용하면 더욱 복잡하고 컴팩트한 PCB 설계가 가능해 다음과 같은 고밀도 애플리케이션에 이상적입니다.광트랜시버 모듈 PCB그리고고주파 고속 PCB.
PCB를 통해 블라인드 및 매립 시 신호 감쇠의 원인
1. 피부 효과
표피 효과는 고주파 회로에서 잘 알려진 현상입니다. 신호의 주파수가 증가함에 따라 전류는 도체 표면 근처로 흐르는 경향이 있습니다. Blind And Buried Via PCB에서 이는 전류가 흐르는 Via의 유효 단면적이 감소함을 의미합니다. 단면적이 작을수록 비아의 저항이 증가하여 전력 손실과 신호 감쇠가 발생합니다. 전류 밀도가 표면에서 그 값의 1/e(약 37%)로 떨어지는 깊이인 표피 깊이는 주파수의 제곱근에 반비례합니다. 따라서 주파수가 높을수록 표피 효과가 더 뚜렷해지고 비아의 신호 감쇠가 더 커집니다.
2. 유전 손실
PCB에 사용되는 유전체 재료는 신호 전송에 중요한 역할을 합니다. 유전 손실은 유전 물질의 전기장이 분자를 진동시켜 전기 에너지를 열로 변환할 때 발생합니다. Blind And Buried Via PCB에서는 비아가 유전 물질로 둘러싸여 있습니다. 신호가 비아를 통과할 때 유전 손실로 인해 신호 진폭이 감소할 수 있습니다. 유전 손실 계수(tan δ)는 유전 물질이 에너지를 소산하는 능력을 측정한 것입니다. 유전 손실 계수가 높은 재료는 신호 감쇠가 더 커집니다. 고주파수 신호는 분자 진동이 고주파수에서 더 강하기 때문에 유전 손실에 더 취약합니다.
3. 스텁을 통해
비아 스터브는 연결 지점 너머로 확장되는 비아의 사용되지 않은 부분입니다. Blind And Buried Via PCB에서 비아 설계가 최적화되지 않은 경우 공진 공동 역할을 할 수 있는 비아 스터브가 있을 수 있습니다. 이러한 스터브는 신호 반사와 정재파를 발생시켜 신호 감쇠를 초래할 수 있습니다. 비아 스터브의 길이는 중요한 요소입니다. 스터브가 길수록 공진 주파수가 낮아지며, 특히 고속 신호의 경우 더욱 심각한 신호 저하를 일으킬 수 있습니다.
4. 결합 효과
조밀한 블라인드 및 매립 비아 PCB에서는 비아가 서로 가깝게 배치되는 경우가 많습니다. 이는 비아 사이의 결합 효과로 이어질 수 있습니다. 하나의 비아에서 생성된 자기장이 인접한 비아에 전류를 유도할 때 전자기 결합이 발생할 수 있습니다. 두 비아 사이의 전기장이 전하 이동을 일으킬 때 용량성 결합이 발생할 수도 있습니다. 이러한 결합 효과는 신호에 잡음과 간섭을 발생시켜 신호 감쇠를 초래할 수 있습니다.
신호 감쇠의 영향
1. 신호 무결성 감소
신호 감쇠는 전송된 신호의 무결성을 크게 감소시킬 수 있습니다. 신호 진폭이 감소하면 신호 대 잡음비(SNR)도 감소합니다. SNR이 낮다는 것은 신호가 잡음으로 인해 손상되어 데이터 전송 오류로 이어질 가능성이 높다는 것을 의미합니다. 다음과 같은 고속 디지털 회로에서고주파 고속 PCB, 신호 감쇠량이 조금만 작아도 비트 오류 및 시스템 오작동이 발생할 수 있습니다.
2. 제한된 전송 거리
신호 감쇠는 신호가 PCB 내에서 이동할 수 있는 최대 거리를 제한합니다. 일부 지역과 같이 장거리 신호 전송이 필요한 응용 분야광트랜시버 모듈 PCB설계에 따라 감쇠는 회로의 기능을 제한할 수 있습니다. 감쇠를 보상하기 위해 추가 증폭기 또는 리피터가 필요할 수 있으며 이로 인해 PCB 설계의 비용과 복잡성이 증가합니다.
3. 주파수 - 종속 성능
신호 감쇠는 주파수에 따라 다릅니다. 이는 신호의 서로 다른 주파수 성분이 서로 다르게 감쇠될 수 있음을 의미합니다. 광대역 신호에서 고주파수 성분은 일반적으로 저주파 성분보다 더 많이 감쇠됩니다. 이로 인해 신호 파형이 왜곡되어 정보가 손실될 수 있습니다. 예를 들어, 오디오 또는 비디오 신호에서 이러한 왜곡으로 인해 음질이 저하되거나 시각적 결함이 발생할 수 있습니다.
신호 감쇠 문제에 대한 솔루션
1. 재료 선택
신호 감쇠를 최소화하려면 올바른 재료를 선택하는 것이 중요합니다. 유전체 재료는 유전손실계수(tanδ)가 낮은 재료를 선택합니다. 시중에는 고주파 응용 분야용으로 특별히 설계된 고성능 유전체 재료가 많이 있습니다. 도체 재료로는 구리 등 저항률이 낮은 금속을 사용하십시오. 고순도 구리는 비아의 저항을 줄여 표피 효과로 인한 신호 감쇠를 줄일 수 있습니다.
2. 설계 최적화를 통해
비아 스텁의 영향을 줄이려면 비아 설계 최적화가 필수적입니다. 한 가지 접근 방식은 백 드릴링 기술을 사용하는 것입니다. 백 드릴링은 비아 스터브의 사용되지 않는 부분을 제거하여 공진 공동을 제거하고 신호 반사를 줄입니다. 또 다른 방법은 비아 종횡비(비아 길이와 직경의 비율)를 신중하게 설계하는 것입니다. 종횡비가 낮을수록 비아의 저항과 인덕턴스가 줄어들어 신호 감쇠가 줄어듭니다.
3. 레이아웃 디자인
적절한 레이아웃 설계는 결합 효과를 최소화하는 데 도움이 될 수 있습니다. 전자기 및 용량성 결합을 줄이기 위해 비아를 서로 분리하여 잘 유지하십시오. 신호를 분리하려면 접지 비아를 신호 비아 사이의 차폐물로 사용하십시오. 또한 적절한 접지 기술을 사용하여 반환 전류에 대한 낮은 임피던스 경로를 제공하면 신호 간섭을 줄이는 데 도움이 될 수 있습니다.
4. 균등화 기술
등화는 신호 감쇠를 보상하는 데 사용할 수 있는 신호 처리 기술입니다. 인라인 이퀄라이저를 사용하면 신호의 고주파수 성분을 증폭시켜 신호 무결성을 복원할 수 있습니다. 아날로그 및 디지털 등화 방법을 모두 사용할 수 있으며 선택은 PCB 설계의 특정 요구 사항에 따라 달라집니다.
결론
신호 감쇠는 Blind And Buried Via PCB에서 중요한 문제이지만, 그 원인과 영향을 철저히 이해하고 적절한 솔루션을 구현하면 효과적으로 관리할 수 있습니다. Blind And Buried Via PCB 공급업체로서 당사는 신호 감쇠를 최소화하고 최적의 성능을 보장하는 고품질 제품을 제공하기 위해 최선을 다하고 있습니다. 당신이 일하고 있는지 여부광트랜시버 모듈 PCB또는고주파 고속 PCB, 당사의 전문성과 첨단 제조 기술은 귀하가 최상의 결과를 달성하는 데 도움이 될 수 있습니다.
Blind And Buried Via PCB 제품에 관심이 있거나 신호 감쇠 문제에 대해 질문이 있는 경우 자세한 논의를 위해 당사에 문의하시기 바랍니다. 당사의 전문가 팀은 귀하의 특정 요구 사항에 가장 적합한 PCB 솔루션을 찾는 데 도움을 드릴 준비가 되어 있습니다.
참고자료
- 존슨, HW, & 그레이엄, M. (2003). 고속 신호 전파: 고급 흑마술. 프렌티스 홀.
- 미시간주 몬트로스(2000). EMC 규정 준수를 위한 인쇄 회로 기판 설계 기술: 설계자를 위한 핸드북. 와일리 - 인터사이언스.
- 홀, 학사 및 맥콜, JA (2009). 고속 디지털 시스템 설계: 상호 연결 이론 및 설계 실습 핸드북. 와일리.